我写了个entity有以下ports，接下来需要访问ddr3，该怎么做？芯片是zynq，开发板上ddr3已被连接到ps端控制器
具体点说，想问：在这块板上，我写的pl还有可能绕过ps直接访问ddr3嘛？
--如果可以，还需要添加什么模块？应该需要mig？
--如果不可以，应该需要通过axi总线把entity和ps相连？但在block design里貌似不能直接相连，是要改变axi还是改变我的ports？
我之前做过一个，根据教程，它是在package ip/ports and interface这步时add bus interface，把verilog代码的端口比如i_data_valid这些，打包进了s_axis，然后就可以跟axi dma连起来
