目前我可用利用python和Vitis AI生成的xmodel文件，在KV260开发板上正常应用算法。我能否利用vitis_hls工具，将其转换为HDL，从而综合封装为自定义IP核。
目前，我可以使用 Vitis AI 和 python 生成的 xmodel 文件，在 KV260 开发板上正常应用该算法。我可以使用vitis_hls工具并将其转换为HDL，以便将其打包为自定义IP核吗？
At present, I can use the xmodel file generated by python and Vitis AI to apply the algorithm normally on the KV260 development board. Can I use vitis_hls tool and convert it to HDL so that it can be packaged as a custom IP core.
Probably better to ask on the dedicated xilinx support site, https://www.xilinx.com/support.html
