если вынести контроллеры памяти GDDR5 из APU на
модули памяти GDDR5 в виде отдельных микросхем
(двух или более), то возможно построение APU с
GDDR5 разной ширины (128,256 бит)шины памяти и
разных частот,используя стандартные (240-DDR3,
284-DDR4,SODIMM ) или не стандартные колодки,
соединив процессор APU и модули памяти GDDR5
шинами HT 3.1. Возможно оставить количество
контактов APU или увеличив количество контактов
модуль памяти DDR5 (4*32 бит)+ контроллеры (4*8 HT3.0)
через колодки (DDR3, DDR4, SODIMM ) модуля памяти
обьединить с процессором APU шиной HTX3.0
Google Translation:
if render of GDDR5 memory controllers on the APU
GDDR5 memory modules as separate chips
(two or more), it is possible to build with APU
GDDR5 different widths (128.256 bit) memory bus
different frequencies, using standard (240-DDR3,
284-DDR4, SODIMM) or standard pads
connecting APU processor and memory GDDR5
tires HT 3.1. Possible to leave the number of
contacts APU or increasing the number of contacts
memory module DDR5 (4 * 32 bits) + controllers (4 * 8 HT3.0)
through pads (DDR3, DDR4, SODIMM) memory module
unite with APU processor bus HTX3.0
